Creación de modelos de un convertidor reductor para su simulación y emulación en lazo cerrado
Entity
UAM. Departamento de Tecnología Electrónica y de las ComunicacionesDate
2014-09Subjects
Convertidores eléctricos; Electrónica; Circuitos lógicos; TelecomunicacionesEsta obra está bajo una licencia de Creative Commons Reconocimiento-NoComercial-SinObraDerivada 4.0 Internacional.
Abstract
El control digital aplicado a convertidores conmutados de potencia ha tenido un gran crecimiento durante la última década. En la literatura científica reciente se pueden encontrar numerosos sistemas digitales que mejoran las prestaciones o añaden características nuevas respecto a los tradicionales reguladores analógicos.
En cualquier ámbito de la ingeniería, pero aún más acusado en la electrónica de potencia, los reguladores diseñados deben ser simulados y probados antes de ser llevados a producción. Eso es debido a la gran cantidad de energía que administran y podría ocasionar grandes daños en caso de mal funcionamiento del sistema. Sin embargo, la simulación de un regulador digital para un convertidor de potencia no es trivial, ya que el regulador es digital mientras que el convertidor es un dispositivo analógico. Se han propuesto varias formas para la simulación conjunta de elementos digitales y analógicos, aunque cada técnica tiene sus ventajas y sus inconvenientes.
Este trabajo de fin de grado se basa en el diseño e implementación de un modelo digital de un convertidor reductor para su simulación conjunta con un regulador digital. La aplicación de este convertidor reductor es la carga de baterías de vehículos, la cual tiene interés industrial, pues las baterías deben someterse a varios ciclos de carga y descarga antes de su comercialización. El modelo propuesto será implementado en el lenguaje VHDL (VHSIC Hardware Description Language) y contará con varias versiones utilizando aritméticas diferentes, ya que la elección correcta de la aritmética es fundamental para que el modelo sea preciso.
En particular, se ha implementado una versión del modelo usando coma flotante de 64 bits, con el tipo de datos real de VHDL, y tres versiones en coma fija usando diferentes tamaños para las variables del modelo, con la biblioteca sfixed. La gran ventaja del uso de coma fija respecto al tipo de datos real será la posibilidad de ejecutar las pruebas dentro de una FPGA (Field Programmable Gate Array), emulando el sistema en vez de simularlo, lo que permitirá acelerar notablemente los resultados de la prueba del regulador junto al modelo. Este proceso de emulación de un modelo junto al regulador deseado se conoce como HIL (Hardware-In-the-Loop).
Por último, este trabajo fin de grado contendrá una comparación exhaustiva de los citados modelos, teniendo en cuenta factores como precisión, tiempo de simulación y emulación y recursos ocupados por los modelos en la FPGA. Digital control applied to switching power converters has had a relevant growth over the last decade. In the recent scientific literature could be found a big number of digital systems that improve the benefits or they add new characteristics over traditional analog regulators.
In any engineering field, but even more marked in power electronics, each designed regulator should be simulated and tested before going to production. This is because of the high amount of energy administrated by them that could cause damage if the system works wrong. However, the digital regulator simulation for a power converter is not a trivial one since the regulator is digital and the converter is an analog device. It has been proposed different ways to do a joint simulation between digital and analogue devices, although each technique has its own advantages and disadvantages.
This work is based on the design and implementation of a digital model of a buck converter to simulate it joins a digital regulator. The application this buck converter is to charge an automotive battery, which has industrial interest because the batteries should undergo several cycles of charge and discharge before being sold. The proposed model is going to be implemented in VHDL language and it is going to feature multiple versions using different arithmetic as the correct choice of it is essential for the model to be accurate.
In particular, it has been implemented a version of the model using floating point of 64 bits, with ‘real’ data type from VHDL and three versions of fixed point using different sizes of the variables of the model, with ‘sfixed’ library. The biggest advantage of using fixed point instead of the real type will be the possibility of executing tests inside the FPGA (Field Programmable Gate Array), emulating the system and not simulating it allowing the acceleration of the results of the test regulator with de model. This process of emulation with the desired regulator is known as HIL (Hardware-In-the-Loop).
Finally, this Final project work is going to include an in-depth comparison of the above models, considering factors as accuracy, simulation and emulation time, and resources occupied by the model on the FPGA.
Files in this item
Google Scholar:Gil de Santivañes de Benito, Bárbara
This item appears in the following Collection(s)
Except where otherwise noted, this item's license is described as https://creativecommons.org/licenses/by-nc-nd/4.0/
Related items
Showing items related by title, author, creator and subject.
-
Emulación en FPGA del lazo cerrado de un controlador digital para convertidor conmutado
Jurado Jabonero, Sandra
2014-09 -
Emulación HIL de convertidores conmutados utilizando modelos parametrizables
Jurado Jabonero, Sandra
2016-06 -
Diseño e implementación de módulos para la emulación de fuentes de alimentación en lazo cerrado
Casatorres Agüero, Javier
2015-07