Implementación de Circuitos Self-Timed de 2 y 4 Fases en FPGAs
Entidad
UAM. Departamento de Ingeniería InformáticaFecha de edición
2003Cita
III Jornadas sobre computación reconfigurable y aplicaciones. Universidad Autónoma de Madrid, Madrid, Septiembre 10-12, 2003Materias
Informática; TelecomunicacionesNota
Versión electrónica de la ponencia presentada en Jornadas de Computación Reconfigurable y Aplicaciones, celebrado en Madrid en 2003Resumen
Aunque los dispositivos programables tipo FPGAs están diseñados para la
implementación eficiente de circuitos síncronos, en la actualidad constituyen la única
opción disponible para prototipado rápido de circuitos self-timed. En este artículo se
presentan algunas ideas para el diseño de estos circuitos en FPGAs, para dos principales
protocolo: 2 y 4 fases. Como caso de estudio, se ha elegido la multiplicación binaria.
Se ilustra el funcionamiento de estos circuitos y se realiza una comparación entre
las dos opciones de sincronización. También se resumen los principales resultados en
área, velocidad, retardo de pistas y fanout. Como marco tecnológico se utiliza una
FPGA Xilinx Virtex II.
Lista de ficheros
Google Scholar:Ortega Cisneros, Susana
-
Raygoza Panduro, Juan José
-
Sutter Capristo, Gustavo Daniel
-
Boemo Svcalvinoni, Eduardo Iván
Lista de colecciones del ítem
Registros relacionados
Mostrando ítems relacionados por título, autor, creador y materia.