Mañana, JUEVES, 24 DE ABRIL, el sistema se apagará debido a tareas habituales de mantenimiento a partir de las 9 de la mañana. Lamentamos las molestias.
Modulación por ancho de pulso de alta resolución en FPGA
Author
González Ermakov, MarioEntity
UAM. Departamento de Tecnología Electrónica y de las ComunicacionesDate
2019-06Subjects
DPWM; FPGA; VHDL; TelecomunicacionesEsta obra está bajo una licencia de Creative Commons Reconocimiento-SinObraDerivada 4.0 Internacional.
Abstract
En este Trabajo Fin de Grado se estudiarán diferentes técnicas de modulación por ancho de pulso (PWM) de alta resolución utilizando para ello una FPGA de la familia 7 de Xilinx. En particular se explorarán diferentes métodos para crear DPWM (Digital Pulse Width Modulation) de alta resolución. En la actualidad este tema es objeto de numerosas investigaciones debido a la importancia que tiene en las ya asentadas y comúnmente utilizadas técnicas de conversión conmutada en la electrónica de potencia.
Dado que el control de convertidores de potencia conmutados suele realizarse mediante controladores digitales, su actuación también es digital, estando limitada en resolución por el bloque que genera la señal PWM (de la que depende la precisión de la tensión de salida). Sin embargo, los avances en los dispositivos semiconductores han permitido el desarrollo de nuevas tecnologías de semiconductores de banda ancha como el nitruro de galio, y el carburo de silicio, alcanzando frecuencias de conmutación muy altas (alrededor de decenas de megahercios). Dichas frecuencias requieren que la resolución en la actuación sea muy fina para poder aprovechar las ventajas de dichos dispositivos.
Todos los métodos analizados en este Trabajo Fin de Grado están diseñados en dos bloques bien diferenciados. Uno síncrono basado en un contador y un comparador, y otro asíncrono que será el encargado de obtener esa resolución adicional, y cuya arquitectura provee un mecanismo de retardo. Este mecanismo de retardo tendrá un elemento central en cada método analizado. En los dos primeros métodos este elemento será el Clocking Wizard, y en el tercer método será el IODELAY. Ambos componentes disponibles en las FPGAs de la familia 7 de Xilinx.
Posteriormente se realizarán medidas experimentales de cada método implementado sobre la FPGA, se compararán con las medidas que se obtendrían en un entorno ideal, y se llegará a unas conclusiones sobre las ventajas e inconvenientes que supondría integrar una arquitectura u otra en un sistema de control.
Files in this item
Google Scholar:González Ermakov, Mario
This item appears in the following Collection(s)
Except where otherwise noted, this item's license is described as https://creativecommons.org/licenses/by-nc-nd/4.0/
Related items
Showing items related by title, author, creator and subject.